LA PERCOBAAN 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat bahan

3. Rangkayan simulasi

4. Prinsip kerja

5. Video percobaan  

6. Analisa  

7. Download File  

1. Jurnal [Kembali]

2. Alat bahan [Kembali]

1.  Panel DL 2203C 
2.  Panel DL 2203D 
3.  Panel DL 2203S 
   
4. Jumper

3. Rangkayan simulasi [Kembali]

4. Prinsip kerja [Kembali]

    J-K Flip-Flop adalah salah satu jenis flip-flop yang lebih fleksibel dibandingkan jenis flip-flop lainnya. Ini adalah penyempurnaan dari SR Flip-Flop, yang mengatasi masalah kondisi tidak stabil atau terlarang pada SR Flip-Flop ketika input Set (S) dan Reset (R) sama-sama aktif.

• Ketika J = 0 dan K = 0, flip-flop berada dalam keadaan hold, yang berarti output Q tetap dalam kondisi terakhirnya sebelum clock. Tidak ada perubahan yang terjadi meskipun clock berubah. Kondisi ini digunakan ketika kita ingin menyimpan atau menjaga status output yang sudah ada.
• Ketika J = 0 dan K = 1, flip-flop melakukan operasi reset, yang artinya output Q diatur menjadi "0". Kondisi ini membuat flip-flop mengosongkan atau mengatur ulang output-nya tanpa mempengaruhi kondisi sebelumnya.
• Ketika J = 1 dan K = 0, flip-flop melakukan operasi set, yang artinya output Q diatur menjadi "1". Dengan kata lain, input J mengaktifkan output menjadi "1", dan ini akan terus berlaku sampai ada perubahan pada input.
• Ketika J = 1 dan K = 1, flip-flop akan melakukan operasi toggle. Pada kondisi ini, output akan berubah (toggle) dari kondisi sebelumnya: jika Q sebelumnya adalah "1", maka akan berubah menjadi "0", dan sebaliknya. Operasi toggle ini unik untuk J-K Flip-Flop, yang memungkinkan kita untuk mengubah output setiap kali clock diterapkan, dan input J dan K keduanya aktif.

    D Flip-Flop, atau sering disebut sebagai Data atau Delay Flip-Flop, adalah salah satu jenis flip-flop yang lebih sederhana. D Flip-Flop hanya memiliki satu input utama, yaitu D (Data), dan biasanya digunakan untuk menyimpan satu bit data pada tepi naik clock. Flip-flop ini mengatasi kelemahan flip-flop lainnya yang memiliki dua input yang lebih kompleks, dengan merampingkannya menjadi satu input saja.

• Ketika clock dalam keadaan tidak aktif (misalnya clock rendah atau sebelum mencapai tepi naik), output Q akan tetap mempertahankan nilai sebelumnya. Dengan kata lain, perubahan input D tidak akan mempengaruhi output selama clock tidak aktif.
• Ketika clock dalam keadaan aktif (biasanya tepi naik clock), nilai dari input D akan diteruskan ke output Q. Jika D adalah "1", maka Q akan menjadi "1". Jika D adalah "0", maka Q akan menjadi "0". Dengan demikian, output hanya berubah berdasarkan nilai input D pada saat clock aktif.
• D Flip-Flop sering digunakan sebagai penyimpanan data atau register, karena perilaku input D yang sederhana. Input D secara langsung menentukan nilai output, dan output akan tetap stabil sampai clock aktif kembali untuk mengambil nilai baru dari input D. 

5. Video percobaan [Kembali]

6. Analisa [Kembali]

7. Download File [Kembali]

  Vidio   [klik]  

 Datasheet IC74LS112  [klik]  

           Datasheet IC7474 [klik]